XDR™ 創新

Rambus XDR™ 記憶體介面架構由 4 個模組化技術組成： 差分 Rambus 信令電平 (DRSL)、八倍頻傳輸 （ODR)、FlexPhase™ 偏移校正電路和動態點對點 (DPP) 技術。

• DRSL（差分 Rambus 信令電平）是低電壓、低電源、差分信令標準，採用連接 XIO 單元與 XDR DRAM 裝置、可擴展的多 GHz、雙向以及點對點的資料匯流排。 XDR 記憶體解決方案採用 Rambus 信令電平 (RSL) 標準，該標準最初為 RDRAM® 記憶體介面而開發，最多支援 36 個裝置連接到源同步、匯流排位址和指令信號。
• ODR（八倍頻傳輸）在每個時鐘周期內傳輸 8 位元資料，是現今最先進的採用 DDR（二倍頻傳輸）記憶體技術的四倍。 XDR 資料率可擴展至 8.0 GHz。
• FlexPhase 自動校直電路消除了 XDR 記憶體介面資料匯流排位元數間的系統時序偏移。由於具備 2.5 ps（3.2 GHz 下）的解析度和超過 10 ns 的最大範圍，FlexPhase 技術不再需要與板和封裝上的軌跡長度相符。 FlexPhase 也可以動態校正晶片時鐘偏移、驅動程式/接收器不符和促成較低的系統成本設計的時鐘駐波效應。
• 動態點對點 (DPP) 技術保持了資料匯流排上的點對點信令的信號完整性，但同時可提供透過模組升級實現擴容的靈活性。 記憶體模組可以透過動態重新設定來支援不同的資料匯流排頻寬，這樣就可使有固定資料匯流排寬度的記憶體控制器連接到不同數量的模組上。