XDR™ メモリアーキテクチャ:

ラムバスXDR™ メモリアーキテクチャは、最少のICを使用しながらも、現在の標準的なメモリより極めて高い性能を発揮する総合的なメモリシステムソリューションです。コンピュータアプリケーションおよび家電アプリケーションに最適な 4 バイト幅 6.4 GHz XDR DRAMシングルコンポーネントは 25.6 GB/秒のピーク時メモリ帯域幅を提供します。

XDRメモリアーキテクチャの画期的なパフォーマンスを可能にする主要コンポーネントは次の通りです。

• XDR DRAMとは、標準CMOS DRAMコアを 容量が 7.2 GHzデータレートの高速インタフェイスで加速化する高速メモリICで、単一デバイスで 28.8GB/秒までの帯域幅を提供します。
• XIOコントローラIOセルは、DRAMと同様の高速信号機能を提供しますが、トレース丈の一致の必要性をなくすFlexPhase™技術などの追加強化機能が搭載されています。
• XMCメモリコントローラは、ポイントツーポイント信号のシグナルインテグリティの利点を提供しながら、容量拡張を実現するダイナミックポイントツーポイントなどのイノベーションを駆使するために最適化されている、完全に合成可能な倫理的メモリコントローラです。
• XCGクロックジェネレータは、プログラム可能な4つの出力のあるシステムクロックを提供し、XIOおよびXDR DRAMデバイスのクロック要件を満たすことが保証されています。