テラバイトバンド幅イニシアチブ

ラムバスのテラバイトバンド幅イニシアチブでは、単一のシステムオンチップ (SoC) に対してメモリ帯域幅1秒ごとに1テラバイト (1テラバイト=1024ギガバイト) の配信能力がある未来のメモリアーキテクチャの開発に活用できる新しいメモリ信号技術を開拓しています。将来のメモリシステムは、この前代未聞のメモリ帯域幅により、メモリパフォーマンスの大きな進歩の恩恵を享受できます。

1テラバイト/秒のメモリ帯域幅を実現するため、ラムバスでは次を含む基本的なイノベーションを開発しました。

  • 32Xデータレート - 入力クロックサイクルにつき32データビットを送信する新メモリ信号技術
  • FDMA (Fully Differential Memory Architecture) - DQ (データ) およびC/A(コマンド/アドレス)チャネル両方で差動シグナリングのメリットを提供
  • FlexLink™ C/A - 業界初のフルスピード拡張可能ポイントツーポイントC/A リンク

ラムバスは、このようなイノベーションやテラバイトバンド幅イニチアチブを通じて開発されたその他のイノベーションを採用して、今後10年のゲーム、グラフィックおよびマルチコアコンピューティングアプリケーションに対する向上したパフォーマンス、さらに高く拡張可能なデータ帯域幅、エリア最適化、そして強化されたシグナルインテグリティを提供する未来のメモリアーキテクチャの基盤を提供します。

背景

より高速なマルチコアプロセッサベースのシステムには、シングルコアプロセッサに構築されたシステムのメモリパフォーマンスの大幅な改善が必要になります。十分な帯域幅がないと、メモリシステムは次世代型の家電およびコンピューティングシステムに必要なパフォーマンスの実現を阻む要因となってしまいます。例えば、現行のグラフィックプロセッサには128GB/秒のメモリ帯域幅が必要ですが、近い将来には500GB/秒を目標としています。現世代のゲームシステムは25 ~ 50GB/秒のメモリ帯域幅を使用しています。この先4~5年で、グラフィックやゲームコンソールはメモリ帯域幅のニーズを1テラバイト/秒まで押し上げることでしょう。

イノベーション

ラムバスの革新的な32Xデータレート技術では、各I/Oでクロックサイクルごとに32ビットのデータを送信します。従来のダブルデータレートメモリシステムは各クロックサイクル、I/Oごとに2ビットのデータを送信します。ダブルデータレートメモリアーキテクチャが500MHクロックで1秒につき1ギガビットの送信レートを実現する一方、32Xデータレートでは同じ500MHクロックを使用して、驚異的な16Gbps信号レートを実現することができます。

また、ラムバスのテラバイトバンド幅イニシアチブでは業界初のFDMA (fully differential memory architecture) を紹介しています。FDMAでは、データパスおよびコマンド/アドレスチャンネルの両方がメモリコントローラとDRAM間のロバストな通信のために差動信号を採用しています。ラムバスでは、データ信号をシングルエンドのアーキテクチャから差動スキームまで移行させることでハイスピードの差動メモリ信号を開拓し、その信号技術をXDR™ DRAM設計に採用しました。差動信号は本質的に同時スイッチング出力 (SSO) やクロストーク、電磁妨害波 (EMI) などの干渉雑音を軽減します。ラムバスは、テラバイトバンド幅イニシアチブにおける差動信号の利用を拡張し、データ信号だけでなくコマンド/アドレス信号も含むことでシグナルインテグリティとパフォーマンスを向上させました。

テラバイトバンド幅イニシアチブにおける3番目のイノベーションはFlexLink C/Aです。FlexLink C/Aは業界初のフルスピード拡張可能ポイントツーポイントC/A リンクを実装しています。16Gbpsで作動するFlexLink C/Aは、DRAMおよびメモリコントローラ両方で必要な信号ピン数を減らします。FlexLink C/Aは、メモリコントローラとDRAM間のコマンド/アドレスリンクを接続するために28配線が必要となる1ギガビットのDDR2デバイスとは異なり、2つの接続のみで完全な16Gbpsコマンド/アドレスリンクを実装しています。この拡張可能なシリアルリンクは、DRAMごとに単一のコマンド/アドレスリンクを通じた優良なアクセスと拡張可能容量も提供しています。また、FlexLink C/Aのシリアル接続は領域や電力、ピン数を減らし、全体的なシステムのコストを削減します。

利点

ラムバスは、テラバイトバンド幅イニシアチブを通じて開発される32X、FDMA、FlexLink C/A、そしてその他のイノベーションを介して、テラバイトメモリアーキテクチャの基盤テクノロジを提供します。それぞれ4バイト幅のインタフェイスで16Gbpsで作動する、16DRAMデバイスに接続された未来型SoCは、驚異的な毎秒1テラバイトのメモリ帯域幅を実現することでしょう。ラムバスのテラバイトバンド幅イニシアチブおよびそれに伴う製品を通じて、世界中の消費者の生活を豊かにする新世代の家電製品やコンピューティング製品の開発が可能になります。