DDR3
ラムバス社の業界標準 DDR3 DRAM 用メモリコントローラインターフェイスソリューションは、コントローラロジックおよび DDR3 または DDR2 DRAM デバイス間に最大 1600 MHz のデータレートで物理レイヤー (PHY) インターフェイスを提供する完全統合型マクロセルを特徴としています。
低電力および低シリコン領域向けに最適化されたラムバスのDDR3メモリコントローラインタフェイスセルは、PCのメインメモリや家電、サーバ、ワークステーションなどの幅広いアプリケーションに対応するよう設計されています。こうしたアプリケーションに対応するため、ラムバスでは、エンジニアがカスタマー所有ツール (COT) または特定用途向け集積回路 (ASIC) チップにシームレスに統合できる、DDR3メモリコントローラインタフェイスマクロセルを構築・開発しました。
ラムバスのDDR3インタフェイスソリューションには次のようなラムバスのイノベーションが搭載されています。
- クロックとの精密なオンチップ調整用FlexPhase™ タイミング調節回路
- 較正出力ドライバ
- オンダイターミネーション
- エンドユーザアプリケーションにおけるDDR3インタフェイス立ち上げ、特性化および検証用LabStation™ソフトウェア環境
インタフェイスは他に次のような特徴を備えています。
- 800～1600MHzのデータレート
- DDR3およびDDR2信号モードのサポート
- オンチップ位相ロックループ (PLL)
- オンチップ遅延ロックループ (DLL)
- フライバイコマンドおよびアドレスアーキテクチャに対するレベライゼーションのサポート
- 生産システムの特性化およびテスト能力を提供するPHYモジュールベースのRambus FlexPhase™
- 大容量システム向けのマルチドロップバスとマルチランクモジュールに対応
- ECCオプションサポートつきの可変データビット幅 (8-、16-、32-、および64-ビット)
ラムバス社のインターフェイスソリューションでは、総合的なアーキテクチャとシステムデザイン、そしてデザインモデル、統合ツールを提供しています。リファレンス GDSII データベース、タイミングモデル、レイアウト確認ネットリスト、ゲートレベルモデル、Place-and-Routeアウトライン、配置ガイドラインがソリューションに含まれます。パッケージデザインとシステムボードレイアウトサービスもご利用になれます。
Rambus DDR3メモリコントローラインタフェイスに関する詳細は製品概要をダウンロードしてください。
|
