|
|
Double Bus Rate Technology背景今日の多くのコンピュータシステムでは、メモリ帯域幅はシステム全体の性能を決定する重要な要因であり、その重要性はコンピュータシステムの進化と共に高まっています。 Rambusは、DRAMのデータ端子の端子ごとの信号速度を向上させることによって、メモリシステムの帯域幅を向上させるという技法を開発しました。 DDR(ダブルデータレート) SDRAMは、各クロックサイクルの一方のエッジだけでなく両方のエッジでデータを転送することによって、端子単位のデータ信号速度を2倍にするメモリデバイスの一例です。 このように信号速度を向上させるとデータ端子のメモリ帯域幅が向上する可能性はありますが、アドレス/制御帯域幅が十分でないため、データ転送効率の低下を招き、実際のシステム性能は向上しないことがあります。 この問題に対処するため、RambusはDouble Bus Rate技術を開発しました。これは、アドレス/制御およびデータの両方の帯域幅を増加させることにより、メモリシステムが高いレベルの性能を発揮できるようにするという画期的な技術です。 Double Bus Rate技術とは
DRAMの端子単位のデータ信号速度が向上すると、メモリの帯域幅がどのように増加するかを図1に示します。 図1の上部は、単一メモリの読込みトランザクションで、バースト長が4の場合、DRAMへ送信されるアドレス/制御情報と、DRAMから返されるデータ間の時差相関を示しています。 このトランザクションでは、シングルデータレート転送を実現するため、各クロックサイクルの片方のエッジでアドレス、制御、およびデータが転送されます。 図1の下部は、DRAMのデータ端子にDouble Bus Rate技術を適用すると、メモリ帯域幅がどのように向上するかを示しています。 図1の下部に示されているように、Double Bus Rate技術を使用すると、DRAMが提供可能な帯域幅が広がるため、データを高速で転送することが可能になります。 
データ転送速度が2倍になると、読込みトランザクションの場合のアドレス/制御情報とデータ間の関係にどのような影響を及ぼすかを図2に示します。 ダブルデータレートトランザクションがどのようにインタリーブされるかを図2の下部に示します。また、データがメモリバスを占有する期間がアドレス/制御情報がバスを占有する期間より短い場合に発生する可能性がある問題も示されています。 このような状況では、アドレス/制御帯域幅が不十分な場合、バス上のデータ転送でバブルが発生し、メモリ帯域幅の減少や性能の低下につながります。 
図2に示した性能低下の問題は、アドレス端子と制御端子にDouble Bus Rate技術を提供することで対処できます。 不十分なアドレスおよび制御の帯域幅に関連する懸念を払拭するため、Double Bus Rate技術を使って、アドレス、制御、およびデータの各帯域幅のバランスをどのように取るかを、図3に示します。 図3の下部に示すように、図2のインタリーブしたトランザクションと比較して、帯域幅が50%向上します。 向上した制御帯域幅が有効となりうるもう1つの例は、書込みマスキングを使用するシステムです。 書込みマスキングを使用するシステムでは、メモリに転送されるデータ量を増やすには、バイト単位でのデータマスキングのサポートを維持するため、より多くのバイトマスキング制御情報を指定しなければなりません。 Double Bus Rate技術を使って、アドレス、制御、およびデータのバス上の各転送速度のバランスを取ることによって、図2に示したような不十分なアドレス/制御の帯域幅を起因とする性能低下を防ぐことができます。 Who Benefits?Double Bus Rate技術によってメリットを得るグループの例を以下に示します。
|
|
