|
|
DDR3L'interface du contrôleur mémoire de Rambus conçue pour les DRAM DDR3 standard présente une macrocellule parfaitement intégrée qui fournit l'interface de couche physique (PHY) entre la logique du contrôleur et les dispositifs DRAM DDR3 ou DDR2 pour des taux de données allant jusqu'à 1 600 MHz.
Optimisée pour une faible consommation et une zone chargée au silicium plus réduite, la cellule d'interface du contrôleur mémoire DDR3 Rambus est conçue pour prendre en charge une large palette d'applications, y compris la mémoire principale de l'ordinateur, l'électronique grand public, les serveurs et les stations de travail. Pour approvisionner ces applications, Rambus a conçu et développé une macrocellule d'interface de contrôleur mémoire DDR3 que les ingénieurs peuvent intégrer en toute transparence dans la puce de leurs propres outils ou de leur ASIC. La solution d'interface DDR3 de Rambus intègre des innovations de la société, telles que les suivantes :
Parmi les autres fonctions d'interface majeures, on peut citer les suivantes :
Les solutions d'interface Rambus offrent une architecture et une conception système complètes, ainsi que des modèles de conception et des outils d'intégration. La solution inclut une base de données GDSII de référence, des modèles de synchronisation, des listes d'interconnexion pour la vérification de la disposition, des modèles de niveau de porte, une présentation du placement et du routage, et des directives de positionnement. Des services de disposition de la carte système et de conception logicielle sont également disponibles. Téléchargez l'aperçu produit pour obtenir plus d'informations sur l'interface du contrôleur mémoire DDR3 de Rambus. |
Video ContentRelated Press Releases
Papers
Technical Documents |

