|
|
Terabyte Bandwidth InitiativeDie „Terabyte Bandwidth Initiative“ von Rambus fördert die Entwicklung von für Speicherarchitekturen der Zukunft benötigte Signalübertragungstechnologien, die eine Speicherbandbreite von einem Terabyte pro Sekunde (1 Terabyte = 1024 Gigabyte) für einen einzigen SoC-Baustein (System-on-Chip) liefern können. Durch diese beispiellose Speicherbandbreite können künftige Speichersysteme von ganz erheblichen Leistungssteigerungen profitieren. Um eine Speicherbandbreite von 1 TByte/s erreichen zu können, hat Rambus unter anderem die folgenden grundlegenden Innovationen vorgenommen:
Mit diesen und anderen durch die „Terabyte Bandwidth Initiative“ entwickelte Neuerungen legt Rambus den Grundstein für künftige Speicherarchitekturen, die mit höherer Leistung, höherer und skalierbarer Datenbandbreite, Flächenoptimierung und verbesserter Signalintegrität für Spiele, Grafik und Multi-Core-Computeranwendungen des nächsten Jahrzehnts aufwarten können. HintergrundSchnelle Systeme auf der Grundlage von Multi-Core-Prozessoren benötigen eine erheblich höhere Speicherleistung als Systeme für Single-Core-Prozessoren. Ohne eine adäquate Bandbreite sind Speichersysteme hinderliche Faktoren für das Erreichen der für künftige Unterhaltungs- und Computersysteme erforderlichen Leistung. Beispielsweise benötigen Grafikprozessoren derzeit nicht weniger als 128 GB/s Speicherbandbreite und visieren in naher Zukunft schon 500 GB/s an. Die heutige Generation von Gaming-Systemen verfügt über Speicherbandbreiten von 25 bis 50 GB/s. Innerhalb der nächsten 4 bis 5 Jahre werden Grafikanwendungen und Spielekonsolen die Speicherbandbreiten bis fast auf 1 TB/s hochtreiben. InnovationenDurch die innovative 32X Data Rate-Technologie können bei jeder I/O 32 Datenbit pro Taktzyklus übertragen werden. Konventionelle DDR-Speichersysteme übertragen bei jedem Taktzyklus lediglich zwei Datenbits pro I/O. Während DDR-Speicherarchitekturen eine Übertragungsrate von nur einem Gigabit pro Sekunde bei einer Taktfrequenz von 500 MHz erreichen, erreicht „32X Data Rate“ bei derselben Taktfrequenz von 500 MHz eine beeindruckende Signalübertragungsrate von 16 Gbps.
Die „Terabyte Bandwidth Initiative“ ermöglicht auch die erste vollständig differenzielle Speicherarchitektur (FDMA). Bei FDMA sorgt die Differenzialsignalübertragung sowohl in Bezug auf Datenpfad als auch Befehls- und Adresskanal für eine robuste Kommunikation zwischen dem Speicher-Controller und dem DRAM. Rambus hat bei der Hochgeschwindigkeits-Signalübertragung für Speicher durch Überführung der Datensignale von einer Single-Ended-Architektur in ein differenzielles Schema Pionierarbeit geleistet und diese Signalübertragungstechnik im Design seines XDR™-DRAMs eingesetzt. Die Differenzialsignalübertragung reduziert von Natur aus Interferenzrauschen wie SSO (Simultaneous Switching Output), Nebensignaleffekte und elektromagnetische Interferenz (EMI). Rambus hat in der Terabyte Bandwidth Initiative die Verwendung der Differenzialsignalübertragung von Datensignalen auf Befehls- und Adress-Signale erweitert. Dies führt zu verbesserter Signalintegrität und höherer Leistung. Die dritte von der Terabyte Bandwidth Initiative geförderte Innovation ist FlexLink C/A. FlexLink C/A implementiert den ersten mit voller Geschwindigkeit arbeitenden skalierbaren Punkt-zu-Punkt-Befehls- und Adresslink. FlexLink C/A arbeitet mit 16 Gbps und reduziert die erforderliche Anzahl von Signalpins auf dem DRAM und auf dem Speicher-Controller. Im Gegensatz zu einem 1 Gbit-DDR2-Baustein, der mit dem Befehls- und Adress-Link zwischen dem Speicher-Controller und dem DRAM über 28 Leitungen verbunden ist, implementiert FlexLink C/A einen vollständigen Befehls- und Adress-Link mit 16 Gbps mit nur zwei Anschlüssen. Dieser skalierbare serielle Link bietet mit einem einzigen Befehls- und Adress-Link pro DRAM hervorragende Zugriffseigenschaften. Durch die serielle Konnektivität von FlexLink C/A werden darüber hinaus die Fläche, der Stromverbrauch, die Anzahl der Pins sowie die Gesamtkosten des Systems reduziert. VorteileMit 32X, FDMA, FlexLink C/A und anderen im Zuge der Terabyte Bandwidth Initiative entwickelten Innovationen liefert Rambus die grundlegenden Technologien für eine Terabyte-Speicherarchitektur. Ein zukünftiger SoC, an den 16 DRAM-Bausteine mit je 16 Gbps über eine 4 Byte breite Schnittstelle angeschlossen sind, wird eine beeindruckende Speicherbandbreite von 1 Terabyte pro Sekunde erreichen. Mit der Terabyte Bandwidth Initiative und den daraus hervorgehenden Produkten ermöglicht Rambus seinen Kunden die Entwicklung einer neuen Generation von Unterhaltungs- und Computerprodukten, die weltweit das Leben der Verbraucher bereichern.
|
